Toshiba похвасталась самой плотной 3D NAND в индустрии
С 17 по 21 февраля в Сан-Франциско проходит ежегодная конференция International Solid State Circuits Conference (ISSCC 2019). Мероприятие это интересное и мы попытаемся рассказать о самых значимых событиях конференции. Начнём мы с совместного доклада компаний Toshiba Memory и Western Digital. Эти производственные партнёры сообщили подробности о подготовленной к массовому производству 96-слойной 1,33-Тбит памяти 3D NAND QLC (запись четырёх бит в ячейку), а также о разработке 128-слойной памяти 3D NAND TLC (запись трёх бит в ячейку).
Рекордсменом по плотности стала память с записью четырёх бит в ячейку. Плотность записи 96-слойного чипа 3D NAND QLC ёмкостью 1,33 Тбит составила 8,5 Гбит/мм2. Это без малого в полтора раза больше (если точно ― на 40 %), чем в случае 512-Гбит 3D NAND TLC. Площадь чипа 3D NAND QLC равняется 158,4 мм2. Но рекорд в плотности ― это ещё не всё. В схемотехнику памяти были внесены изменения, которые позволили снизить потребление. В частности, была реализована схема питания со смещением, что снизило порог рабочего напряжения и дало возможность уменьшить напряжение питания. Также разработчики сократили время программирования ячеек памяти на 18 %, что ускорило работу со страницами и немного снизило латентность при работе с памятью.
Другой доклад Toshiba Memory и Western Digital раскрыл детали о 128-слойной 3D NAND TLC. Пожалуй, это первое публичное упоминание о продвижении в разработке 128-слойной 3D NAND TLC. Ёмкость 128-слойного чипа равна 512 Гбит, что при площади кристалла 66 мм2 соответствует плотности записи 7,8 Гбит/мм2. Массив ячеек на кристалле 128-слойной памяти разбит на четыре части (плана). Такая организация обеспечит серьёзный рост в скорости записи. Например, двухплановая организация обеспечивает скорость записи на уровне 66 Мбайт/с, а четырёхплановая ― 132 Мбайт/с.
